处理纳米级集成电路中的定时故障需要对关键定时路径、噪声机制、过程可变性、定时规则以及随机参数值和分布的统计相互作用有更深入的理解。本文研究了在元件和系统级别上影响纳米时序的因素。它回顾了纳米级逻辑门、锁存器、边缘触发触发器、时钟及其互连、电阻通孔和管道结构的定时特性。它还讨论了确定关键定时路径和纳米定时故障的根本原因所涉及的挑战。

关键定时路径，人字拖，门闩，逻辑门，传播延迟，统计变化，时间失败
此内容仅以PDF格式提供。
版权所有©ASM Intbeplay体育官网地址ernational®2005
2005
beplay体育官网地址
主题
半导体晶圆制造
您目前没有访问此内容的权限。