2.5 - 3 d TSV技术应用和失效分析的挑战

半导体行业一直遵循摩尔定律在过去四十年。然而,晶体管的性能提升有限,设计师不会看到每两年翻倍的频率。需要提高性能并进一步小型化推动先进的包装解决方案的发展,如扇入wafer-level芯片大小包装,扇出wafer-level包装,线焊堆放骰子,package-on-package。这些技术被用于大规模生产和提供重要的福利形式因素,但可能不会给所需的改善die-to-die带宽。最近,三维集成电路(ic),采用垂直在矽通过(tsv)连接每一个死。这是一个可选择的解决方案对现有package-on-package和system-in-package流程。这一列地址的一些挑战在实施新的TSV技术。