嵌套方差分量对半导体电气测试抽样的影响

内联晶圆电气测试(WET)通过对整个晶圆的测试结构进行测量，提供了对半导体制造过程的早期了解。然而，解释这些数据可能具有挑战性。在许多情况下，在生产中只监视测试站点的一个样本。复杂的制造要求使问题进一步复杂化，因为一些操作是在给定晶圆的子区域内迭代执行的，而另一些操作是在整个晶圆上同时运行的，还有一些是批量应用于晶圆的。这导致了一种嵌套的变化结构，在这种结构下，不同的物理机制对地点到地点、晶圆到晶圆和批次到批次的变化表现出不同的敏感性。本文使用蒙特卡罗模拟来探讨这些分层方差成分对WET性能感知的影响。