包装创新路线图委员会(PIRC)建立了失效分析技术路线图的一部分活动edfa的方向。本文概述的技术论文PIRC最近强调创新,技术差距,未来发展趋势包故障隔离和失效分析。本文主要关注三个主要类别:1)人工智能(AI)应用程序,2)样品处理,3)FA工具的健壮性。

系列中第一个,本文描述了如何精确控制剩余的硅厚度(RST)通过机械表面的调整配置文件使用多点厚度测量。这解释了为什么多点厚度测量是必要的,并讨论了硅厚度测量的现实。小心处理,清洗,RST测量,样品可以可靠地处理50μm厚度变化的+ / - 2.5μm在大多数的死亡。

插入器扮演着重要的角色在2.5 d和3 d包路由权力和死亡之间的通信信号,同时保持与I / O引脚电接触。这个角色和他们的相对简单的建设使插入器恶意攻击的目标。在这篇文章中,作者评估插入器的制造和固有的漏洞描述各种类型的光学攻击以及实用的对策。

这篇社论讨论chiplets的出现及其潜在影响集成电路设计、制造、和失效分析。

本文讨论了失效分析的挑战与大型overmolded 2.5 d包和解释了激光被膜剥除术其次是微波诱导等离子体(MIP)现货蚀刻去除overmold同时保持一切完好无损。它还描述了一个缺陷的隔离程序样例分析在大型室内环境扫描电镜与球阵列直接连接到一个EBAC放大器。

倒装芯片封装的反方向死使它容易受到光从背后攻击。本文讨论的本质脆弱性,评估光学检验工具和技术构成的威胁,并提供洞察有效对策。

进行了失效分析案例研究在过去的几年中,说明保护根源证据的重要性通过artifact-free被膜剥除术。三个研究的结果提出了在本文中。在一个案例中,失败的根本原因是氯污染。在另一个,这是一个组合的腐蚀和金属迁移。第三例涉及一个EOS失败,证据是隐藏在一层碳化模型化合物。除了案例研究,本文还包括图像不同的被膜剥除术方法的结果进行比较。

同时修改托尔伯特x射线干涉测量提供了三个对比模式:吸收阶段,和暗场/散射。本文描述了强大的新成像技术并展示如何使用它来描述各种类型的缺陷在先进半导体包。

扫描声断层扫描(坐)被广泛用于检测电子设备中的空洞和分层等缺陷。在这篇文章中,作者解释他们如何改善的空间分辨率和检测灵敏度坐在从传统的压电探头切换到一个电容式微型机械超声波换能器(CMUT)和通过脉冲压缩信号处理。他们也出现例子展示改进可以探测多层堆栈中的很小的缺陷和BGA包是否到传输或反射成像模式。

失败的原因在倒装芯片封装设备中经常发现的死和包之间的接口。露出感兴趣的网站通常需要某种形式的机械浆纱切片样本嵌入在一个环氧冰球。本文将关注一些当前方法的缺点,提出了一个解决方案的形式重新设计的冰球。试验结果表明,新冰球显著减少抛光时间,当演员导电环氧树脂,最大限度地减少充电构件在SEM分析和图像失真。它还促进了简单示例删除进行后续分析。

本文描述了一种锁定温度记录,实现三维定位的热活性缺陷堆死包。在这种方法中,相移与热相关的传播延迟进行了分析作为频率的函数。这允许一个精确定位缺陷的三维空间,可以作为指导后续高分辨率的物理分析。

在这篇文章中,作者评价微型数控铣削代替手工研磨机械浆纱切片的倒装芯片封装样品平行。他们描述流程,以及他们如何与其他浆纱切片技术,清楚地说明不同之处。手工抛光的SEM图像样本显示process-induced开裂,凿,分层die-C4接口。相比之下,CNC-milled样品artifact-free和C4疙瘩均匀接触沿整个长度的横截面。

使用智能卡的无线电频率识别(RFID)设备,本文研究静电放电过程中遇到风险场景组装和,和轮廓基本对策。

电子光学太赫兹脉冲反射计(EOTPR)是一种无损故障隔离技术,非常适合今天的ICs。本文提供的示例EOTPR是如何被用于调查2.5 d和3 d包,晶圆级扇出包,和MEMS设备。它也讨论了近年EOTPR系统和软件的发展进步。

IBM工程师最近进行了一项研究,更好地理解和控制铜柱焊点的可靠性在2.5 - d包。在这里他们描述他们的方法和结果。他们解释如何创造测试样品来评估不同焊料成分、支柱的几何图形,对微观结构和热历史和评估他们的影响,沉淀形态、金属间化合物层厚度和剪切强度。他们也存在热循环测试结果对比硅和玻璃插入器的性能。

这是一个由两部分组成的系列文章的第二篇文章调查焊料连接失败与BGA包。第一部分,在2017年2月出版的EDFA,检查各种开放和短路故障的情况下,讨论了孔隙的形成,并解释如何揭示重要线索通过研磨BGA封装。第二部分继续分析孔隙和集中在故障由于电路板故障。在这种情况下,董事会是地面远离背后,停止的第一内部铜层。对齐的两个最主要的铜层,microvias的完整性和其他潜在的问题然后检查使用偏振光容易通过剩下的树脂和纤维。正如这篇文章中的例子所显示的,这种方法可以揭示广泛的制造缺陷多氯联苯。

本文分析的两篇系列文章中的第一焊料BGA包和PCB组件之间的连接失败。我检查失败归因于一部分氧气入侵在回流过程中,钻蚀阻焊,焊膏印刷问题。在后一种情况下,x光检查并没有发现异常球大小的变化。找到根源,BGA的语料库是逐渐地消失,只留下球和PCB表面的一览无遗。支持的过程的描述,详细的图片,包括在本文中。在第二部分,定于2017年5月出版的EDFA,作者深入到空洞的分析并提出了另一种FA方法,包括磨掉大部分的PCB。

样品制备的复杂性和deprocessing指数上升2.5 - d和3 d包的出现。本文提供了答案和见解的挑战如何应对日益复杂的半导体包。与最先进的FA确定紧迫问题和潜在瓶颈后流,作者提出了两个案例研究演示的功能光电太赫兹脉冲反射计(EOTPR)、血浆FIB铣、和3 d x射线成像。英足总结果证实这三种技术的潜力和表明完全无损的集成流3 d包可以实现进一步发展和优化。

3 d芯片级集成,芯片是变薄,堆放,并使用tsv垂直互连和microbumps,带来了许多挑战,改进,尤其是在失效分析领域。本文评估各种FA技术的能力的3 d集成带来的挑战并识别当前的缺陷和未来的需要。

半导体行业一直遵循摩尔定律在过去四十年。然而,晶体管的性能提升有限,设计师不会看到每两年翻倍的频率。需要提高性能并进一步小型化推动先进的包装解决方案的发展,如扇入wafer-level芯片大小包装,扇出wafer-level包装,线焊堆放骰子,package-on-package。这些技术被用于大规模生产和提供重要的福利形式因素,但可能不会给所需的改善die-to-die带宽。最近,三维集成电路(ic),采用垂直在矽通过(tsv)连接每一个死。这是一个可选择的解决方案对现有package-on-package和system-in-package流程。这一列地址的一些挑战在实施新的TSV技术。