原子力显微镜是一个一致的因素在过去十年的进步IC nanoprobing和失效分析。在那个时候,许多新的原子力测量技术采用了集成电路分析社区,包括扫描电导、扫描电容,脉冲电流电压,capacitance-voltage光谱学。最近,两个新技术的出现:钻石探头铣和静电力显微镜(EFM)。作为这篇文章的作者解释,钻石使用原子力显微镜探针铣削是一种很有前途的新方法原位,本地化,ICs的精密机构扁平化,而主动EFM是本地化的无损替代EBAC显微镜在集成电路分析。

透射电镜标本准备使用Ga FIB易受工件,如表面无定形化和离子注入层,在先进技术节点可以有问题,特别是FinFETs。然而,正如本文所展示的post-FIB清洗通过集中氩离子铣是一种快速、有效的样品制备过程FinFET设备不到20纳米的厚度控制。虽然这里给出的结果是基于14 nm节点FinFETs,该方法也适用于10日和7海里FinFET技术目前在生产。

在这篇文章中,作者评价微型数控铣削代替手工研磨机械浆纱切片的倒装芯片封装样品平行。他们描述流程,以及他们如何与其他浆纱切片技术,清楚地说明不同之处。手工抛光的SEM图像样本显示process-induced开裂,凿,分层die-C4接口。相比之下,CNC-milled样品artifact-free和C4疙瘩均匀接触沿整个长度的横截面。

薄膜设备异常导致许多失败,但他们往往很难看到。在这篇文章中,作者解释他们如何发现并确认一个8到10纳米钽薄膜导致销短裤在大多数ASIC模块从特定很多。最初试图延迟器的一些模块失败导致的损失故障信号。然后决定用聚焦离子束通过层间电介质选择性磨。在铣削过程中,二次电子图像显示异常材料之间的功率晶体管的手指,随后被确认为钽。等缺陷,作者解释,在波纹的过程是常见的材料不正确在腐蚀过程中被除去。

铜层电介质材料分离性能的存在在当今集成电路对电路编辑工程师是一个主要的问题。本文解释了为什么和提供了一个解决方案,地址CE工程师所面临的挑战。根据作者,困难主要是由于离子束的互动与变化铜晶粒取向、卤素腐蚀的影响,CuF的存在。因此,铜铣往往是不均匀和编辑时间往往很长。提出的解决方案是基于chemically-assisted铣和蚀刻过程快速、均匀去除铜和介电层,同时保持平面性。

本文讨论FIB-based原位提升式的实践,一个样品制备方法,已被证明对失效分析特别有用。它解释了样品正在为范围广泛的TEM技术,包括全息术、断层、倾角环形暗场扫描、和电子能量损失谱。在大多数情况下,实现最优质量需要使用备用FIB磨角,在建立过程中,侧面,背面铣,所有的讨论。

FIB电路编辑工具和技术迄今为止跟上互连材料的进化在ICs和向下扩展的设备尺寸。本文对FIB电路编辑技术评估未来的挑战和变化,才能保持FIB-based蚀刻、铣,沉积在未来可行的。

设计电路编辑联系层面提供了巨大的优势在可靠性和收益率的成功的类似编辑设计金属栈。为此,全层背后电路编辑策略已经被开发出来,它消除了部分变薄和促进所有编辑联系层面的实现,以避免铣成金属层。本文描述了FIB-based电路编辑过程并提出几个案例研究证明其使用65纳米技术设备。

样品制备是掺杂剂的关键一步FinFET设备的分析,特别是针对个体的鳍。本文描述了一种样品制备技术基于低能,过一定离子铣和显示它最小化表面无定形化,提高了扫描电容显微术(SCM)信号代表当地活跃的掺杂剂浓度。

本文提供了一个高级评论背后所使用的工具和技术分析。论述了使用激光扫描和传统的显微镜,液体和固体浸没透镜,光子发射显微镜(PEM)和激光故障隔离方法强调光致电压改变(LIVA)。它解释了激光探测电压用于背后波形采集和描述背后样品制备和deprocessing技术包括并行抛光和铣削、激光化学腐蚀,和FIB电路编辑和修改。

芯片级包(csp)有效利用空间多氯联苯,但是他们的体积小,多级叠加安排,及复杂的互联构成严重的挑战时测试和故障分析。本文描述遇到的一些问题在处理各种类型的csp并提供可行的解决方案基于可用的工具和技术在大多数FA实验室。论述了包和死亡相关的故障的原因和影响,向读者介绍decapsulating塑料FBGA包所涉及的步骤使用传统蚀刻、抛光,研磨技术。

快捷键失效分析中有时为了节省时间或金钱或因为专业设备或不可用。本文提出了简单而有效的解决方案在四个领域,包括deprocessing、FIB铣、microcleaving, TEM样品制备,可以帮助分析师完成或在这种情况下。

芯片级包(csp)有效利用空间多氯联苯,但是他们的体积小,多级叠加安排,及复杂的互联构成严重的挑战时测试和故障分析。本文描述遇到的一些问题在处理各种类型的csp并提供可行的解决方案基于可用的工具和技术在大多数FA实验室。论述了包和死亡相关的故障的原因和影响,向读者介绍decapsulating塑料FBGA包所涉及的步骤使用传统蚀刻、抛光,研磨技术。它还包括一个案例研究涉及激光打标不当造成的失败。

FIB铣是困难的,如果不是不可能与III-V化合物半导体和某些互连金属因为材料不反应与镓在大多数FIB系统使用。本文讨论了问题的性质和解释了低温FIB-SEM技术提供一个解决方案。它描述了FIB-SEM系统的基本设置,并提供其使用的例子在客栈纳米晶体,氮化镓薄膜和铜的多层光伏材料。

本文描述的方法准备的设备通过使用铣床与光谱反射率测量系统满足±5μm剩余的硅厚度公差(RST)。

等离子体聚焦离子束(PFIB)系统可以生成离子束流与更高的电流,因此能够去除大卷的材料以快得多的利率仍保持精确地控制光束和铣削行动。这篇文章解释了PFIB的改进的性能是导致新的应用程序在减少层级,deprocessing和特定站点失效分析。

样品制备的复杂性和deprocessing指数上升2.5 - d和3 d包的出现。本文提供了答案和见解的挑战如何应对日益复杂的半导体包。与最先进的FA确定紧迫问题和潜在瓶颈后流,作者提出了两个案例研究演示的功能光电太赫兹脉冲反射计(EOTPR)、血浆FIB铣、和3 d x射线成像。英足总结果证实这三种技术的潜力和表明完全无损的集成流3 d包可以实现进一步发展和优化。

让其它提升(EXLO)技术依靠范德华力FIB研磨标本转移到各种类型的航空公司使用玻璃探针显微操纵器。本文描述了一些最新的EXLO站点特定的扫描透射电子显微镜技术,包括使用开槽half-grids和真空辅助提升为建立过程分析。

本文描述了一个自动化的SEM和TEM分析样品制备过程基于亚微米抛光。该方法使用机器人技术、图像处理和计算机控制下的抛光轮的全自动recipe-driven过程创建精确的横断面图0.1μm准确性。

倒装芯片安装设备很难调试使用传统FIB工具,因为其内部电路并不容易。新倒装芯片聚焦离子束(FC FIB)系统克服这个限制,然而,从而能够访问通过批量硅电路的背后。在这篇文章中,作者解释如何使用新系统获得行背后波形采集的信号。他们还描述的一些程序开发修复和修改倒装芯片电路的背后,准备横截面样品背面的失效分析和表征。