本文提出了一种用于开发模拟和混合信号器件的自动化工作流程，类似于用于设计和验证逻辑ic的两阶段过程。联合仿真接口的使用使得建立和验证故障模型成为可能。

晶圆级失效分析在集成电路制造中起着重要的作用，无论是在工艺开发和良率的提高。本文概述了晶圆级FA的一般流程，并解释了内存和逻辑产品的不同之处。它描述了用于失效模式验证、电气分析、故障定位、样品制备、化学分析和物理失效分析的工具和程序。它还讨论了实施纠正措施和跟踪结果的重要性。

许多标准的物理故障点隔离技术需要电刺激来驱动测试设备进入故障状态。该功能已经由台架测试电子设备提供了一段时间，但设备复杂性的增加正在导致向更复杂的设备(如模式发生器和逻辑分析仪)的迁移。随着引脚数和密度的进一步增加，一种新型的小足迹测试器正在出现。这些便携式系统，称为ASIC验证测试仪，有助于以相对较低的成本将ATE测试程序转移到故障分析实验室。

假冒电子零件已成为电子零件供应链中一个重要的问题。导致造假者瞄准电气、电子和机电(EEE)零件市场的几个因素包括零件过时、交货时间延长、缺乏验证工具、报废或回收零件的可用性以及与检验/测试程序相关的高成本。本文报道了SAE国际G-19委员会为应对供应链中越来越多的假冒零件而制定标准的现状。

本文介绍了对物理检查和攻击方法的全面研究，描述了造假者和对手通常使用的方法以及所产生的风险和威胁。它还解释了物理检查方法如何作为信任验证工具，并提供了使硬件更安全的实用指南。

传统的制造后测试可以可靠地验证IC是否正常工作，但它无法区分正品和假冒芯片之间的区别，也无法识别恶意设计更改。本文提出了一个基于FA工具和技术的IC分解工作流，它为零信任环境中的组件提供了可量化的保证级别。

加快新产品的生产速度是设计公司和铸造厂的共同目标。本文演示了代工厂如何通过后硅验证做出贡献，这使得设计公司能够专注于更复杂的问题。

进一步发展基于sem的特征提取工具用于设计验证和失效分析取决于可靠的样品制备方法。本文描述了如何在45纳米SPI模块上采用130纳米技术的脱层框架，该模块由11个金属层、10个通孔层、两层多晶硅和一个活性硅层组成。它解释了如何使用不同的抛光和蚀刻方法来暴露每一层，并为SEM成像和随后的特征提取提供足够的对比度。通过组合代表每一层的多边形集，重构出器件的完整设计，如图所示。

中间层在2.5D和3D封装中发挥重要作用，在封装之间路由电源和通信信号，同时保持与I/O引脚的电接触。这个角色及其相对简单的构造使得中间人成为恶意攻击的目标。在本文中，作者评估了中介器制造中固有的漏洞，并描述了各种类型的光学攻击以及实际的对策。

本文介绍了针对复杂集成电路和器件封装量身定制的故障分析工作流。FA流使用无损分析和先进的样品制备技术确定故障的根本原因。通常使用的无损检测有x射线照相、扫描声学显微镜、时域反射法和磁流成像。为了获得互连故障，使用激光烧蚀，通常与化学蚀刻结合使用来完成解封装过程。重新包装也是FA流程的一部分，并简要讨论。

曲线示踪仪是一种多功能的实验室仪器，可以为各种分析提供电特性数据。曲线示踪剂有助于分析陶瓷电容器，确定泄漏位置、加速因素、辐射灵敏度和失效机制。

薄膜异常导致许多设备故障，但它们通常很难被发现。在这篇文章中，作者解释了他们是如何发现并鉴定了一种8到10纳米的钽薄膜，这种薄膜会在特定批次的大多数ASIC模块中导致引脚短路。最初尝试延迟一些故障模块导致丢失故障信号。然后决定使用聚焦离子束选择性地磨穿层间电介质。在铣削过程中，二次电子图像显示功率晶体管手指之间的异常物质，随后被确定为钽。这些缺陷，正如作者解释的那样，在蚀刻过程中材料没有被正确去除时，在大马士革工艺中很常见。

本专栏报道了SAE G-19A委员会为制定航空航天工业标准所做的努力，该标准旨在检测可疑的假冒部件，最大限度地利用正品部件，并确保整个供应链的测试技术和要求的一致性。

Shmoo绘图开始于20世纪70年代初，至今仍广泛应用于表征不同参数下的器件性能。通常，Shmoo图测量器件频率或周期时间与电压的关系。本文中描述的调试重点是在设计637-MHz微处理器时发现的Shmoo图中的问题(漏洞)。随着微处理器设计从旧的CMOS工艺技术向更新、更快的CMOS工艺技术迁移，这个问题有两个不同的阶段。正如文章所解释的，解决这个问题需要先进的DFD/DFT(为调试而设计/为测试而设计)技术和FIB电路编辑来解决。

扫描微波阻抗显微镜(sMIM)是一种电测量技术，可用于确定半导体器件中的掺杂物分布。本文描述了该方法的基本设置和实现，并演示了其在NMOS功率晶体管截面分析中的应用。

根据摩尔定律(Moore’s Law)，芯片技术的扩展似乎将继续用于数字功能(逻辑和内存);然而，在过去几年中，已经观察到芯片和封装级别上系统集成的增加，称为“超越摩尔”。全球半导体行业的这一强劲趋势通过创造智能微系统实现了更多的功能，多样化和更高的价值。本文讨论了3-D芯片FA面临的许多挑战，其中人员充足和设备齐全的FA实验室是必不可少的。此外，FA正在成为新产品的重要战略支持因素，而不仅仅是另一个“成本因素”。

单晶缺陷引起的软电故障会对40 nm以下技术节点的良率产生重大影响。此外，在本地化测试中，故障难以识别，缺陷很少给出签名。在这篇文章中，作者解释了他们如何使用纳米束衍射与自动晶体取向和相位映射来确定导致问题的单个晶粒取向，因此，现在能够识别此类故障的症状，观察缺陷，并通过设计和工艺修正来限制对电气时间裕度的影响。

本专栏讨论了开发专用的基于同步加速器的工具套件的潜在好处，该工具套件可用于ic的高级、高通量表征、去处理和验证。

本案例研究比较了传统的纯逻辑扫描诊断和真正的布局感知扫描诊断的FA成功率和周转时间。本文讨论了基本的工艺流程，确定了关键的成功因素，并评估了从90nm技术制造的9.8 m栅极七金属层ASIC中随机选择的六个芯片的物理FA和诊断测试结果。如图所示，布局感知诊断减少了模具上的缺陷搜索区域，在某些情况下，通过一个数量级，为诊断驱动的良率改进提供了手段。

本文提出了一个完整的商业模式失效分析(FA)作为一个高科技供应商在微电子世界。第一部分介绍了该模型的基本原理。首先介绍业务流程的定义，然后介绍分析流。最后，开发了基于关键绩效指标(KPI)的操作。本文的第二部分将在下一期的EDFA中出现，它将讨论在FA实验室中实现这样一个模型。它讨论了工作负载和周期时间的相互依赖关系——管道管理。这为与客户达成定量目标设定协议开辟了道路。一个完整的系统建立了一个数据库，可以精确地计算FA实验室的所有参数，以满足客户的需求。这样的数据库充当参考实验室，代表最佳FA实践。